Макетная плата PCI20
Макетная плата для разработки и отладки устройств сопряжения по шине PCI на базе ПЛИС фирмы Altera. На плате установлены м/с: ПЛИС-EPF10K20TC144-4, ЦАП-AD7303BR, АЦП-AD7810YR и два формирователя интерфейса RS-485/422-MAX485ESA.
Схема электрическая принципиальная PCI20.
Сборочный чертеж PCI20.
На сборочном чертеже PCI20 не показаны макетные поля контактных площадок
для установки микросхем в корпусах DIP, SOIC с шагом 1,27мм и SOIC с щагом
1,25мм. Макетные поля контактных площадок выполнены печатным способом.
Позиции XS1-XS24 представляют собой контактные площадки, выполненные печатным
способом.
Спецификация PCI20.
| Поз. обозначение | Наименование | Кол. | Примечание |
| - | Резисторы | - | - |
| R1..R3, R11, R13..R15, R35, R41 | 2,2кОм | 9 | ЧИП 0805 |
| R4..R10, R12, R16..R34, R36..R40 | 100Ом | 32 | ЧИП 0805 |
| R42 | 0Ом | 1 | ЧИП 0805 |
| R43, R44 | 4,7кОм | 2 | ЧИП 0805 |
| - | Конденсаторы | - | - |
| С1..С17 | 0,1мкФ | 17 | ЧИП 0805 |
| С18, С19 | 10мкФ | 2 | мини 0507 |
| С20, С21 | 100мкФ | 2 | мини 0507 |
| - | Микросхемы | - | - |
| U1, U2 | MAX485ESA | 2 | - |
| U3 | AD7303BR | 1 | - |
| U4 | AD7810YR | 1 | - |
| U5 | 74HC244D | 1 | - |
| U6 | EPF10K20TC144-4 | 1 | - |
| - | - | - | - |
| XT1 | Розетка DRB-9FA | 1 | - |
| XT2 | Розетка DRB-25FA | 1 | - |
| - | - | - | - |
| XT3 | Вилка PLD12 | 1 | - |
| - | - | - | - |
| 1 | Макетная плата PCI20s или PCI20m | 1 | - |
Конфигурирование ПЛИС, расположенной на плате, осужествляется по интерфейсу JTAG из сред MAX+PLUS II или Quartus II, как будто через ByteBlasterMV, схема которого уже включена в состав PCI20. Конфигурирование производится через разъем XT3, установленный на PCI20 и соединяемый с LPT-портом, посредством специального загрузочного кабеля, схема которого приведена ниже.
Схема электрическая принципиальная загрузочного кабеля для PCI20.
Разъем XT1 загрузочного кабеля подключается к разъему ХТ3 PCI20, а разъем ХТ2 загрузочного кабеля соединяется с разъемом LPT порта ПЭВМ.